Loading ...
Loading ...
Loading ...
Configuring System Audio 74
IO Sharing Example
The following diagrams show how shared Input and Output ownership is indicated on-screen when two example systems are con-
figured for IO Sharing. The two systems share three Stage 64 IO racks. In the diagrams, the corresponding Stage 64 Input and Out-
put slots are shown with matching color outlines:
• System 1 is the Input Master, and controls all inputs on Stage 1 and Stage 2. All inputs on Stage 3 are claimed by System 2.
• System 1 has claimed control of all outputs on Stage 1. All outputs on Stage 2 are assigned to System 2.
• Ownership of outputs on Stage 3 are shared; slots J and K are claimed by system 1, while slots L and M are assigned to system 2.
System 1
The figure below shows how Input and Output ownership is indicated in the Options > Devices page of system 1.
System 2
The figure below shows how Input and Output ownership is indicated in the Options > Devices page of system 2.
Patchbay
The figure below shows how ownership of specific Output slots on Stage 3 is indicated in the Patchbay on each system.
In this example, slots J and K are claimed by system 1 and slots L and M are claimed by system 2.
Indication of Input and Output ownership in Options > Devices for system 1 (shown at left)
Indication of Input and Output ownership in Options > Devices for system 2 (shown at right)
Patchbay, Outputs tab for Stage 3 on system 1 (at left) and system 2 (at right)
ABCD EFGHJKLM
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
SIG +48V
SIG
SIG
SIG
SIG
SIG
SIG
SIG
INPUT
SRI-192
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
ABCD EFGHJKLM
SIG
SIG
SIG
SIG
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
ABCD EFGHJKLM
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
SIG
SIG
SIG
SIG
SIG
SIG
SIG
SIG
INPUT
SRI-192
S
I
G
S
I
G
S
I
G
S
I
G
In Master
In Master
In Slave
Out Claimed
Out Waived
Out Mixed
1 2
Stage 1 Stage 2 Stage 3
ABCD EFGHJKLM ABCD EFGHJKLM
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
ABCD EFGHJKLM
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
1
2
3
4
5
6
7
8
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
SIG +48V
INPUT
SRI-192
SIG
SIG
SIG
SIG
SIG
SIG
SIG
SIG
INPUT
SRI-192
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
SIG MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
MUTE
SIG
SIG
SIG
SIG
SIG
SIG
SIG
OUTPUT
SRO-192
1
2
3
4
5
6
7
8
1 2
In Master
In Slave
In Slave
Out Claimed
Out Waived
Out Mixed
Stage 1 Stage 2 Stage 3
Analog Output (SRO) C
Stage 1 Stage 2 Stage 3
Analog Output (SRO) C Analog Output (SRO) W Analog Output (SRO) W
Analog Output (SRO) C Analog Output (SRO) CAnalog Output (SRO) W Analog Output (SRO) W
Stage 2Stage 2Stage 1 Stage 3
C CWW
1 2
Loading ...
Loading ...
Loading ...